|
|
|
積體電路已進入納米世代，為了應對積體電路持續縮小面臨的挑戰，鰭式場效應電晶體（FinFET）應運而生，它是繼續縮小和製造積體電路的有效替代方案。本書講解FinFET器件電子學，介紹FinFET器件的結構、工作原理和模型等。
本書主要內容有：主流MOSFET在22nm節點以下由於短溝道效應所帶來的縮小限制概述；基本半導體電子學和pn結工作原理；多柵MOS電容器系統的基本結構和工作原理；非平面CMOS工藝中的FinFET器件結構和工藝技術；FinFET基本理論；FinFET小尺寸效應；FinFET洩漏電流；FinFET寄生電阻和寄生電容；FinFET工藝、器件和電路設計面臨的主要挑戰；FinFET器件緊湊模型。
本書內容詳實，器件物理概念清晰，數學推導詳盡嚴謹。
本書可作為高等院校微電子學與固體電子學、電子科學與技術、積體電路科學與工程等專業的高年級本科生和研究生的教材和參考書，也可供相關領域的工程技術人員參考。
薩馬·K.薩哈（Samar K.Saha）從印度Gauhati大學獲得物理學博士學位，在美國斯坦福大學獲得工程管理碩士學位。目前，他是加利福尼亞州聖塔克拉拉大學電氣工程系的兼職教授，也是Pros-picient Devices的首席研究科學家。
自1984年以來，他在美國國家半導體、LSI邏輯、德州儀器、飛利浦半導體、Silicon Storage Technology、新思、DSM Solutions、Silterra USA和Su-Volta擔任各種技術和管理職位。他還曾在南伊利諾大學卡本代爾分校、奧本大學、內華達大學拉斯維加斯分校以及科羅拉多大學科羅拉多泉分校擔任教員。
他撰寫了100多篇研究論文。他還撰寫了一本書Compact Models for Integrated Circuit Design: Conventional Transistors and Beyond（CRC出版社，2015年）；撰寫了關於TCAD的書Technology Computer Aided Design: Simulation for VLSI MOSFET（C.K.Sarkar主編，CRC出版社，2013年）中的一章“Introduction to Technology Computer-Aided Design”；擁有12項美國專利。他的研究興趣包括納米器件和工藝體系結構、TCAD、緊湊型建模、可再生能源器件、TCAD和研發管理。
Saha博士曾擔任美國電氣電子工程師學會（IEEE）電子器件分會（EDS）2016～2017年會長，目前擔任EDS高級前任會長、J.J.Ebers獎委員會主席和EDS評審委員會主席。他是美國電氣電子工程師學會（IEEE）會士、英國工程技術學會（IET）會士、IEEEEDS傑出講師。此前，他曾擔任EDS的前任初級會長；EDS頒獎主席；EDS評審委員會成員；EDS當選會長；EDS出版部副總裁；EDS理事會的當選成員；IEEEQuestEDS主編；EDS George Smith和Paul Rappaport獎主席；5區和6區EDS通訊編輯；EDS緊湊模型技術委員會主席；EDS北美西部區域/分會小組委員會主席；IEEE會議出版委員會成員；IEEETAB期刊委員會成員；聖克拉拉穀三藩市EDS分會財務主管、副主席、主席。
譯者序
前言
作者簡介
第1章 概述1
1.1鰭式場效應電晶體(FinFET)1
1.2積體電路製造中的MOSFET器件概況1
1.2.1納米級MOSFET縮小的挑戰3
1.2.1.1短溝道MOSFET中的洩漏電流3
1.2.1.2MOSFET性能波動4
1.2.2MOSFET縮小難題的物理機理6
1.3替代器件概念8
1.3.1無摻雜或輕摻雜溝道MOSFET8
1.3.1.1深耗盡溝道MOSFET8
1.3.1.2埋暈MOSFET9
1.3.2薄體場效應電晶體9
1.3.2.1單柵體場效應電晶體 10
1.3.2.2多柵場效應電晶體11
1.4VLSI電路和系統中的FinFET器件12
1.5FinFET器件簡史 13
1.6小結15
參考文獻16
第2章 半導體物理基礎22
2.1簡介22
2.2半導體物理22
2.2.1能帶模型22
2.2.2載流子統計24
2.2.3本征半導體25
2.2.3.1本征載流子濃度25
2.2.3.2電子和空穴的有效品質26
2.2.4非本征半導體27
2.2.4.1非本征半導體中的費米能級28
2.2.4.2簡並摻雜半導體中的費米能級30
2.2.4.3半導體中的靜電勢和載流子濃度30
2.2.4.4准費米能級31
2.2.5半導體中的載流子輸運32
2.2.5.1載流子漂移：載流子在電場中的運動32
2.2.5.2載流子擴散36
2.2.6載流子的產生-複合38
2.2.6.1注入39
2.2.6.2複合過程39
2.2.7半導體基本方程41
2.2.7.1泊松方程41
2.2.7.2傳輸方程42
2.2.7.3連續性方程43
2.3n型和p型半導體接觸理論44
2.3.1pn結的基本特徵44
2.3.2內建電勢差46
2.3.3突變結46
2.3.3.1靜電學47
2.3.4外加偏壓下的pn結49
2.3.4.1單邊突變結50
2.3.5pn結上的載流子輸運51
2.3.5.1少數載流子濃度與結電勢的關係51
2.3.6pn結I-V特性54
2.3.6.1pn結洩漏電流的溫度依賴性55
2.3.6.2pn結電流方程的局限性56
2.3.6.3體電阻58
2.3.6.4結擊穿電壓58
2.3.7pn結動態特性59
2.3.7.1結電容59
2.3.7.2擴散電容61
2.3.7.3小信號電導62
2.3.8pn結等效電路62
2.4小結63
參考文獻63
第3章 多柵金屬-氧化物-半導體(MOS)系統65
3.1簡介65
3.衡態下多柵MOS電容器65
3.2.1孤立的金屬、氧化物和半導體材料的特性67
3.2.1函數67
3.2.2接觸形成MOS系統中的金屬、氧化物和半導體材料69
3.2.2.1金函數位於矽帶隙邊緣的MOS系統69
3.2.2.2金函數位於矽帶隙中央的MOS系
3.2.3氧化層電荷72
3.2.3.1介面陷阱電荷72
3.2.3.2固定氧化層電荷73
3.2.3.3氧化層陷阱電荷73
3.2.3.4可動離子電荷74
3.2.4氧化層電荷對能帶結構的影響帶電壓74
3.2.5表面勢75
3.3外加偏壓下的MOS電容器76
3.3.1積累78
3.3.2耗盡78
3.3.3反型79
3.4多柵MOS電容器系統：數學分析80
3.4.1泊松方程81
3.4.2靜電勢和電荷分佈84
3.4.2.1半導體中的感生電荷84
3.4.2.2表面勢公式87
3.4.2.3閾值電壓91
3.4.2.4表面勢函數94
3.4.2.5反型電荷密度的統一運算式97
3.5量子力學效應99
3.6小結100
參考文獻100
第4章 FinFET器件工藝概述102
4.1簡介102
4.2FinFET製造工藝103
4.3體FinFET製造104
4.3.1起始材料104
4.3.2阱的形成105
4.3.2.1p阱的形成105
4.3.2.2n阱的形成105
4.3.3Fin圖形化：間隔層刻蝕技術105
4.3.3.1芯軸圖形化105
4.3.3.2氧化物間隔層形成106
4.3.3.3矽Fin形成106
4.3.4非傳統的阱形成工藝107
4.3.5柵極定義：多晶矽dummy柵形成107
4.3.6源漏延伸工藝108
4.3.6.1nFinFET源漏延伸形成108
4.3.6.2pFinFET源漏延伸形成108
4.3.7凸起源漏工藝109
4.3.7.1SiGe pFinFET凸起源漏形成109
4.3.7.2SiC nFinFET凸起源漏形成109
4.3.7.3凸起源漏矽化110
4.3.8替代金屬柵形成110
4.3.8.1多晶矽dummy柵去除111
4.3.8.2高k柵介質澱積111
4.3.8.3金屬柵形成111
4.3.9自對準接觸形成112
4.3.9.1金屬化112
4.4SOI-FinFET工藝流程112
4.4.1起始材料113
4.4.2Fin圖形化：間隔層刻蝕技術113
4.4.2.1芯軸圖形化113
4.4.2.2氧化物間隔層形成113
4.4.2.3矽Fin形成113
4.4.3體矽FinFET與SOI-FinFET製造工藝比較114
4.5小結114
參考文獻115
第5章 大尺FinFET器件工作原理117
5.1簡介117
5.2FinFET器件的基本特徵117
5.3FinFET器件工作120
5.4漏極電流公式121
5.4.1靜電勢的推導124
5.4.2對稱DG-FinFET的連續漏極電流方程129
5.4.3對稱DG-FinFET的區域漏極電流公式132
5.4.3.1閾值電壓公式133
5.4.3.2線性區Ids方程133
5.4.3.3飽和區Ids方程134
5.4.3.4亞閾值電導136
5.5小結138
參考文獻139
第6章 小尺FinFET：物理效應對器件性能的影響141
6.1簡介141
6.2短溝道效應對閾值電壓的影響141
6.2.1特徵長度公式141
6.2.2溝道勢146
6.2.3閾值電壓滾降147
6.2.4DIBL效應對閾值電壓的影響148
6.3量子力學效應148
6.3.1體反型148
6.3.2量子力學效應對遷移率的影響149
6.3.3量子力學效應對閾值電壓的影響150
6.3.4量子力學效應對漏極電流的影響152
6.4表面遷移率153
6.5應156
6.5.1速度飽和156
6.5.2溝道長度調製158
6.6輸出電阻160
6.7小結161
參考文獻161
第7章 FinFET中的洩漏電流165
7.1簡介165
7.2亞閾值洩漏電流165
7.3柵致漏極和源極洩漏電流166
7.3.1柵致漏極洩漏電流的計算16
