|
|
|
本書共6章，第1章講述了EDA技術的特點、概念和數位系統的設計方法；第2章介紹了VHDL的基本語法特點、程式結構、常用語句以及相關基礎知識；第3章介紹了一些典型的基本門電路、組合邏輯電路和時序邏輯電路VHDL的實現方式；第4章介紹了Altera公司的綜合開發軟體的特點和使用方法；第5章介紹了EDA技術的工程應用案例；第6章列舉了20個基礎性和綜合性實驗項目。
本書可作為高等學校電氣類、電子資訊類、自動化類、電腦類本、專科專業的“EDA技術”課程的教材，亦可作為參加電子設計競賽的培訓教材和參考書，還可作為電子愛好者的自學教材。
第1章 EDA技術概述
1.1 EDA技術的含義
1.2 EDA技術的發展歷程
1.3 EDA技術的主要內容
1.4 EDA軟體系統的構成
1.5 EDA的工程設計流程
1.6 數位系統的設計
1.6.1 數位系統的設計模型
1.6.2 數位系統的設計方法
1.6.3 數位系統的設計準則
1.6.4 數位系統的設計步驟
習題
第2章 VHDL程式基礎
2.1 概述
2.2 VHDL程式的結構
2.2.1 VHDL程式設計的基本單元
2.2.2 實體
2.2.3 構造體
2.2.4 配置
2.3 VHDL設計資源
2.3.1 庫
2.3.2 包集合
2.4 VHDL要素
2.4.1 標誌符
2.4.2 資料物件
2.4.3 VHDL的資料類型
2.4.4 VHDL運算子
2.4.5 VHDL的屬性
2.4.6 常見錯誤
2.5 VHDL的描述方式
2.5.1 行為描述
2.5.2 資料流程描述
2.5.3 結構描述
2.6 VHDL順序語句
2.6.1 設定陳述式
2.6.2 轉向控制語句
2.6.3 等待語句
2.6.4 副程式調用語句
2.6.5 返回語句
2.6.6 空動作陳述式
2.6.7 其他語句
2.7 VHDL並行語句
2.7.1 進程語句
2.7.2 塊語句
2.7.3 並行信號設定陳述式
2.7.4 並行程序呼叫語句
2.7.5 元件例化語句
2.7.6 生成語句
2.8 副程式
2.8.1 函數
2.8.2 重載函數
2.8.3 過程
2.8.4 重載過程
習題
第3章 基本邏輯單元的VHDL模型
3.1 組合邏輯電路設計
3.1.1 基本邏輯門電路
3.1.2 編碼器、解碼器和資料選擇器
3.1.3 加法器
3.1.4 三態門及匯流排緩衝器
3.1.5 運算電路
3.2 時序邏輯電路設計
3.2.1 觸發器
3.2.2 寄存器
3.2.3 計數器
3.2.4 分頻器
3.2.5 序列信號發生器和檢測器
3.3 記憶體
3.3.1 記憶體描述中的一些共性問題
3.3.2 唯讀記憶體
3.3.3 隨機記憶體
3.3.4 堆疊
3.4 有限狀態機
3.4.1 有限狀態機的分類
3.4.2 有限狀態機的應用
習題
第4章 Quartus Ⅱ與ModelSim軟體及使用
4.1 半加器和全加器
4.2 半加器的實現與模擬
4.2.1 創建一個新工程
4.2.2 半加器設計
4.2.3 半加器的模擬
4.2.4 半加器的IP核輸入方式和VHDL輸入方式
4.3 一位全加器設計
4.3.1 基本的輸入方式
4.3.2 全加器的模擬
4.4 ModelSim批次處理
習題
第5章 EDA技術工程應用實例
5.1 跑馬燈SOPC實現
5.1.1 概述
5.1.2 片上RAM實現跑馬燈
5.1.3 外置並行Flash和SDRAM結構實現跑馬燈
5.1.4 外置串列EPCS和並行SDRAM結構實現跑馬燈
5.2 時間數位轉換器延時鏈的FPGA實現
5.2.1 時序電路的建立和保持時間
5.2.2 TDC延時鏈的構建
5.2.3 TDC延時鏈的時序約束及時序分析
5.2.4 TDC延時鏈的SignalTap Ⅱ資料獲取
習題
第6章 EDA技術實驗
6.1 Quartus Ⅱ的使用
6.2 人表決器
6.3 格雷碼變換電路
6.4 BCD碼加法器
6.5 位全加器
6.6 英語字母顯示電路
6.7 位並行乘法器
6.8 設計基本觸發器
6.9 設計74LS160計數器功能模組
6.10 步長可變的加減計數器
6.11 可控脈衝發生器
6.12 正負脈寬數控調製信號發生器
6.13 序列檢測器
6.14 4位移位乘法器
6.15 計程車計費器
6.16 數字碼錶
6.17 頻率計
6.18 交通燈控制器
6.19 數碼鎖
6.20 乒乓球遊戲機
參考文獻
