|
|
|
在數字集成電路領域中，隨着VLSI集成度和時鍾頻率的不斷提高，使得低層次綜合效率越來越低，測試越來越困難，電路功耗問題也越來越突出。研究表明，高層次綜合與設計技術能大限度地解決上述難題，優化設計目標。
本書運用高層次綜合與設計技術，對數字集成電路的功耗與測試綜合優化等課題進行深入研究，介紹和提出了一些新的表示模型、設計方法和算法，推動了數字集成電路可測性、低功耗及其相互協調等問題的解決。
第1章緒論
1.1研究背景及意義
1.2研究現狀分析
1.2.1高層次綜合研究現狀
1.2.2高層次測試綜合研究現狀
1.2.3高層次低功耗綜合研究現狀
1.3本書的主要研究內容
1.3.1新型高層次測試綜合方法研究
1.3.2新型高層次低功耗綜合方法研究
1.3.3基於多項式符號代數的高層次新方法研究
1.4本書的結構安排
第2章高層次綜合理論和方法
2.1高層次綜合技術
2.1.1高層次綜合的基本原理
2.1.2開展高層次綜合的原因
2.1.3高層次綜合的不同階段
2.1.4調度算法
2.1.5分配算法
2.1.6高層次綜合實例
2.2可測性設計理論和技術
2.2.1可測性設計技術
2.2.2可測性分析技術
2.2.3測試綜合技術
2.3低功耗設計理論和技術
2.3.1CMOS電路功耗的來源
2.3.2低功耗設計方法
2.3.3高層次綜合中的功率降低方法
2.3.4峰值功率最小化的原因
2.3.5降低平均功率和能耗的原因
2.3.6應用頻率和電壓縮放的原因
2.3.7多供應電壓、動態時鍾和多周期
第3章高層次綜合過程可測性問題的分析和研究
3.1資源分配過程降低時序深度
3.1.1可控制性和可觀察性的提高
3.1.2時序深度降低
3.1.3寄存器分配的具體實現過程
3.1.4模塊分過程
3.1.5互連分配
3.1.6實例驗證
3.2資源分配過程降低時序環路
3.2.1無循環調度數據流圖中的時序環路對可測性的影響
3.2.2有循環調度數據流圖中的時序環路對可測性的影響
3.2.3寄存器分配
3.3調度過程的可測性綜合
3.3.1調度過程可控制性和可觀察性的提高
3.3.2通過調度來降低時序深度和時序環路
3.3.3基於靈活度通路的調度算法
3.4應用層次化控制數據流圖解決條件資源共享可測性問題
第4章應用圖理論的高層次測試綜合方法
4.1高層次綜合中與可測性相關的知識
4.1.1數據通路電路圖
4.1.2變量的生存周期和分類
4.1.3可控制性和可觀測性
4.1.4時序通路
4.1.5時序環路
4.1.6基於可測性高層次綜合的4個准則
4.2基於加權相容圖的可測性寄存器分配算法
4.2.1基於可測性的寄存器分配模型
4.2.2寄存器分配相容圖的團划分算法
4.2.3算法的時間復雜度分析
4.2.4實驗結果
第5章高層次功耗優化理論和方法
5.1高層次功耗優化相關研究工作
5.1.1數據通路調度過程中使用電壓降低實現能量或降低平均功耗
5.1.2高層次綜合過程中開關活動性的降低
5.1.3通過數據通路調度減少峰值功率
5.1.4可變電壓處理器調度
5.1.5基於低功耗或高性能可變電壓、頻率、延遲和多電壓系統的設計和綜合
5.2一種能耗最小化方法
5.2.1目標架構和數據通路規范
5.2.2時間約束調度
5.2.3資源約束調度
5.2.4能耗最小化方法總結
第6章應用多目標遺傳算法的高層次多電壓功耗優化方法
6.1問題表示
6.1.1問題定義
6.1.2遺傳算法的染色體編碼
6.1.3問題的數學模型表示
6.2無效染色體的形成原因
6.3違反時間和違反面積約束的無效染色體的解決
6.3.1問題轉換
6.3.2基於Pareto強度值的個體排序
6.4違反數據依賴關系的無效染色體的解決
6.4.1基於數據依賴的單點雜交算子
6.4.2無效染色體的重調度分配
6.5基於Pareto強度值和數據依賴單點雜交的多目標遺傳算法
6.6實驗結果
第7章峰值功耗優化改進的力引導調度方法
7.1基本的力引導調度算法
7.2改進的功耗優化的力引導調度算法
7.2.1單周期操作的峰值功耗優化的力引導調度算法
7.2.2多周期操作的峰值功耗優化的力引導調度算法
7.3實驗結果
第8章基於多項式符號代數的高層次綜合方法
8.1多項式符號表示和運算
8.1.1一元多項式的定義
8.1.2一元多項式的運算
8.1.3多元多項式的符號表示
8.1.4多元多項式的運算
8.2基於多項式符號代數的高層次測試綜合方法
8.3基於多項式符號代數的高層次低功耗綜合方法
8.4基於多項式符號代數的高層次綜合研究展望
8.4.1研究內容、目標及擬解決的關鍵問題
8.4.2研究采用的方法、技術路線及可行性分析
8.4.3相關研究的學術思想及創新之處
8.4.4研究所涉及的學科交叉情況
8.4.5相關研究的后續發展潛力
8.5本章小結
第9章總結與展望
參考文獻
