|
|
|
從演算法和計算的基本概念出發，講述如何用硬線邏輯電路實現複雜數位邏輯系統的方法。
全書共五部分。第壹部分Verilog數位設計基礎與第二部分Verilog數位系統設計和驗證共18章；第三部分共12個上機練習實驗範例；第四部分是Verilog硬體描述語言參考手冊，可供讀者學習、查詢之用；第五部分為System Verilog與UVM驗證篇。
《普通高等教育"十一五"國家規劃教材·北京高等教育精品教材:Verilog數位系統設計教程(第4版)》第3版後，在語法篇中增加了IEEEVerilogl364—2005標準簡介，以反映Verilog語法的最新變化。
緒論
第一部分Verilog數位設計基礎
第1章Verilog的基本知識
1.1硬體描述語言HDL
1.2VerilogHDL的歷史
1.2.1什麼是VerilogHDL
1.2.2VerilogHDL的產生及發展
1.3VerilogHDL和VHDL的比較
1.4Verilog的應用情況和適用的設計
1.5採用VerilogHDL設計複雜數位電路的優點
1.5.1傳統設計方法——電路原理圖輸入法
1.5.2VerilogHDL設計法與傳統的電路原理圖輸入法的比較
1.5.3Verilog的標準化與軟核的重用
1.5.4軟核、固核和硬核的概念及其重用
1.6採用硬體描述語言（VerilogHDL）的設計流程簡介
1.6.1自頂向下（Top_Down）設計的基本概念
1.6.2層次管理的基本概念
1.6.3具體模組的設計編譯和模擬的過程
1.6.4具體工藝器件的優化、映射和佈局佈線
小結
思考題
第2章Verilog語法的基本概念
概述
2.1Verilog模組的基本概念
2.2Verilog用於模組的測試
小結
思考題
第3章模組的結構、資料類型、變數和基本運算子號
概述
3.1模組的結構
3.1.1模組的埠定義
3.1.2模組內容
3.1.3理解要點
3.1.4要點總結
3.2資料類型及其常量和變數
3.2.1常量
3.2.2變數
3.3運算子及運算式
3.3.1基本的算術運算子
3.3.2位運算子
小結
思考題
第4章運算子、設定陳述式和結構說明語句
概述
4.1邏輯運算子
4.2關係運算子
4.3等式運算子
4.4移位運算子
4.5位拼接運算子
4.6縮減運算子
4.7優先順序別
4.8關鍵字
4.9設定陳述式和塊語句
4.9.1設定陳述式
4.9.2塊語句
小結
思考題
第5章條件陳述式、迴圈語句、塊語句與生成語句
概述
5.1條件陳述式（if_else語句）
5.2case語句
5.3條件陳述式的語法
5.4多路分支語句
5.5迴圈語句
5.5.1forever語句
5.5.2repeat語句
5.5.3while語句
5.5.4for語句
5.6順序塊和並行塊
5.6.1塊語句的類型
5.6.2塊語句的特點
5.7生成塊
5.7.1迴圈生成語句
5.7.2條件生成語句
5.7.3case生成語句
5.8舉例
5.8.1四選一多路選擇器
5.8.2四位元數目器
小結
思考題
第6章結構語句、系統任務、函數語句和顯示系統任務
概述
6.1結構說明語句
6.1.1initial語句
6.1.2always語句
6.2task和function說明語句
6.2.1task和function說明語句的不同點
6.2.2task說明語句
6.2.3function說明語句
6.2.4函數的使用舉例
6.2.5自動（遞迴）函數
6.2.6常量函數
6.2.7帶符號函數
6.3關於使用任務和函數的小結
6.4常用的系統任務
6.4.1＄display和＄write任務
6.4.2檔輸出
6.4.3顯示層次
6.4.4選通顯示
6.4.5值變轉儲文件
6.5其他系統函數和任務
小結
思考題
第7章調試用系統任務和常用編譯預處理語句
概述
7.1系統任務＄monitor
7.2時間度量系統函數＄time
7.3系統任務＄finish
7.4系統任務＄stop
7.5系統任務＄readmemb和＄readmemh
7.6系統任務＄random
7.7編譯預處理
7.7.1巨集定義′define
7.7.2“檔包含”處理′include
7.7.3時間尺度′timescale
7.7.4條件編譯命令′ifdef、′else、′endif
7.7.5條件執行
小結
思考題
第8章語法概念總複習練習
概述
小結
第二部分Verilog數位系統設計和驗證
第9章VerilogHDL模型的不同抽象級別
概述
9.1門級結構描述
9.1.1反及閘、或閘和反向器及其說明語法
9.1.2用門級結構描述D觸發器
9.1.3由已經設計成的模組構成更高一層的模組
9.2VerilogHDL的行為描述建模
9.2.1僅用於產生模擬測試信號的VerilogHDL行為描述建模
9.2.2VerilogHDL建模在Top—Down設計中的作用和行為建模的可綜合性問題
9.3用戶定義的原語
小結
思考題
……
第三部分Verilog數位設計示範與實驗練習
第四部分Verilog簡明語法
第五部分SystemVerilog與UVM驗證篇
參考文獻
出版者的話
